Oracle, nvidia, arm se pri vročem žetonu usmeri v središče pozornosti

Medtem ko je prejšnji teden večina razburjenja čipov izhajala iz Intelove napovedi Broadwell, so se na letni konferenci Hot Chips podrobno razpravljali številni drugi čipi, ki se ponavadi osredotočajo na čipe, namenjene strežnikom in podatkovnim centrom.

Oddaja je znana po čipih višjega razreda, pri čemer so Intel, Oracle in IBM razpravljali o svojih najnovejših podatkih, toda samo Oracle-ov Sparc M7 je bil res nov. Namesto tega se je velik del oddaje osredotočil na izdelke, ki temeljijo na orožju ARM, vključno s prvimi podrobnostmi o prihajajoči 64-bitni različici "Denverja" Nvidie o njegovem procesoru Tegra K1

Oracle, Intel in IBM Aim High s čipi strežnika

Med čipi višjega cenovnega razreda je najbolj impresivna novica prišla iz podjetja Oracle, ki je razpravljal o naslednji generaciji svojega procesorja SPARC, znanega M7. Ta čip bo imel 32 S4 SPARC jeder (vsaka z do osmimi dinamičnimi nitmi), 64 MB predpomnilnika L3, osem krmilnikov pomnilnika DDR4 (do 2TB na procesor in 160GBps spominske pasovne širine z DDR4-2133) in osem pospeševalnikov za analizo podatkov omrežje na čipu.

Čip je organiziran v osem grozdov s štirimi jedri, ki imajo skupno deljeno predpomnilnico L2 in razdeljeno 8MB predpomnilnika L3 z več kot 192 GBps pasovno širino med jedro grozda in njegovim lokalnim predpomnilnikom L3. V primerjavi z M6 (28nm čip z 12 3.6GHz jedrom SPARC S3) M7 prinaša 3–3, 5-krat boljšo zmogljivost glede pasovne širine pomnilnika, celotnega pretoka, OLTP, Java, sistemov ERP in pretočnosti s plavajočo vejico. Stephen Phillips, Oracle-ov višji direktor SPARC-ove arhitekture, je dejal, da je bil cilj povečanje učinkovitosti v korakih, ne pa povečanje dobička.

M7 lahko lepi do 8 vtičnic brez lepila (do 256 jeder, 2000 niti in 16TB pomnilnika) in s stikalom ASIC za upravljanje prometa med njimi v konfiguraciji SMP, do 32 procesorjev, tako da bi lahko končali s sistemom z 1.024 jedri, 8.192 niti in do 64TB pomnilnika. Precej impresivno. Oracle je dejal, da ponuja 3 do 3, 5-krat boljšo zmogljivost na različnih testih v primerjavi z lanskim SPARC M6. Družba je povedala, da bo to optimizirano za lastno programsko opremo Oracle, izdelano po 20nm postopku, v sistemih pa bo na voljo nekje prihodnje leto.

IBM je dal več podrobnosti o svoji liniji Power8, ki jo je napovedal na lanski razstavi. Ta različica čipa je imela 12 jeder, od katerih ima vsako do osem niti z 512KB predpomnilnika nivoja SRAM nivoja 2 na jedro (6MB skupaj L2) in 96MB deljenega vdelanega DRAM-a kot predpomnilnik ravni 3. Ta ogromen čip, ki meri 650 kvadratnih milimetrov s 4, 2 milijarde tranzistorjev, je bil izdelan po IBM-ovem 22nm procesu SOI in je začel pošiljati junija, poroča IBM.

Pred nekaj meseci je IBM objavil različico s šestimi jedri, ki meri 362 mm ². Letošnji pogovor je bil o tem, kako IBM lahko združuje dve šestjedrni različici v en paket z 48 voznimi pasovi PCIe Gen 3. IBM je dejal, da bo različica z dvema vtičnicama s skupno 24 jedri in 192 nitmi presegla dvoprocesor Xeon Ivy Bridge strežnik s 24 jedri (z 48 niti). IBM prodaja Power predvsem na visoko zmogljivih in specializiranih tržnicah, zato jih večina ne bo primerjala, je pa zanimivo. V prizadevanju, da bi arhitektura Power postala bolj integrirana, je IBM lani objavil konzorcij Open Power, letos pa je družba dejala, da ima polno odprtokodno programsko opremo za platformo. Toda doslej nihče drug kot IBM ni napovedal strežnika, ki temelji na platformi.

Intel je govoril o "Ivytown", strežniški različici Ivy Bridge, ki vključuje različice Xeon E5, predstavljene pred letom dni, in Xeon E7, predstavljene februarja. Letošnji pogovor se je osredotočil na to, kako ima Intel v osnovi eno arhitekturo, ki lahko pokriva oba trga, s čipi, ki omogočajo do 15 jeder, dva pomnilnika DDR3, tri povezave QPI in 40 pasov PCI Gen 3, ki je razporejen v modularnem dnu načrt, ki ga je mogoče spremeniti v tri različne matrice, vsaka zasnovana za različne vtičnice, s skupno več kot 75 različicami. To je mogoče uporabiti v dveh-, štiri- in osem-vtičnici brez posebnih medsebojnih povezav.

Ti čipi seveda predstavljajo večino nakupov strežnikov v teh dneh, saj Intel predstavlja veliko večino strežniških enot. Toda veliko informacij je bilo že prej zajetih na ISSCC in pričakuje se, da bo Intel zelo kmalu predstavil naslednjo različico družine E5 (E5-1600v3 in E5-2600 v3), ki temelji na posodobljeni različici z uporabo različice Haswell arhitektura se imenuje Haswell-EP. (Dell je prejšnji teden objavil nove delovne postaje na podlagi teh novih čipov.)

Intel je razpravljal tudi o svojem Atomu C2000, poznanem kot Avoton, ki je začel v proizvodnjo konec leta 2013. Ta čip ter čipa Ivy Bridge in Haswell temeljijo na Intelovem 22nm postopku.

Nvidia, AMD, je na nove trge za ARM uporabil Micro Aim

Največje presenečenje predstave je bil verjetno osredotočenost na tehnologijo, ki temelji na ARM-ju, vključno z besedilom zvočnikov ARM in podrobnostmi Nvidia o prihodnji različici procesorja Tegra K1, »Denver«.

Glavni direktor organizacije ARM Mike Muller je razpravljal o omejitvah moči v vseh senzorjih do strežnikov in se osredotočil na to, kako se ARM poskuša razširiti v podjetje. Muller je zavzel tudi koncept uporabe čipov ARM za internet stvari, kar je bilo odmevno tudi v osrednjem zapisu Qualcommovega Roba Chandhoka. A nobeno podjetje ni objavilo novih jeder ali predelovalcev.

Namesto tega je velika novica na tej fronti prišla od Nvidie, ki je dala veliko več podrobnosti o novi različici svojega procesorja K1. Ko je bil prvič predstavljen projekt Denver podjetja, se je slišalo, kot da bo ta čip namenjen visokozmogljivemu računalniškemu trgu, zdaj pa se zdi, da se je podjetje bolj osredotočilo na stvari, kot so tablični računalniki in avtomobilski trg. Tegra K1 bo na voljo v dveh različicah. Prva, ki je bila napovedana v začetku letošnjega leta in se zdaj dobavlja v tabličnem računalniku podjetja Shield, ima štiri 32-bitna jedra ARM Cortex-A15 plus "spremljevalno jedro" z majhno močjo v konfiguraciji 4 + 1, ki jih Nvidia pritiska na svojo linijo Tegra že več let.

Različica Denverja je precej drugačna z dvema novimi lastniškimi 64-bitnimi jedri, ki jih je zasnovala Nvidia, podjetje pa resnično beleži dosežene dosežke. Jedro je sedemsmerni superkalar (kar pomeni, da lahko hkrati izvaja do sedem mikrooperacij) in ima 128KB štirismerni predpomnilnik L1 in štirismerni predpomnilnik podatkov L1 s 64 KB. Čip združuje dve od teh jeder, skupaj s predpomnilnikom nivoja 2 MB, ki služi obema jederoma, kot 192 "CUDA jeder" (grafična jedra), ki si jih deli z 32-bitnim K1. Kot tak predstavlja velik odmik od arhitekture 4 + 1.

Ena velika sprememba vključuje tisto, kar Nvidia imenuje "dinamična optimizacija kode", ki je zasnovana tako, da sprejme pogosto uporabljeno kodo ARM in jo pretvori v mikro kodo, posebej optimizirano za procesor. Ta je shranjena v 128 MB pomnilnika predpomnilnika (izrezan je iz tradicionalnega sistemskega glavnega pomnilnika). Njegov cilj je, da mu omogočite izvedbo zunaj naročila, ne da bi potrebovali toliko moči, kot jo običajno uporablja ta tehnika. Koncept ni nov - Transmeta je to preizkusil že pred leti s svojim čipom Crusoe -, vendar Nvidia pravi, da to zdaj deluje bistveno bolje.

Nvidia je pokazala več primerjalnih vrednosti, v katerih je trdila, da lahko novi čip doseže bistveno večje zmogljivosti kot obstoječi štiriodružni ali osemjedrni mobilni procesorji - posebej navaja Qualcommov Snapdragon 800 (MSM8974), Apple A7 (včasih imenovan tudi Cyclone), ki se uporablja v iPhone 5s - in celo nekateri glavni računalniški procesorji. Nvidia je dejal, da je bil boljši od Atomovega (Bay Trail) procesorja in je podoben Intelovemu 1, 4-HHz dvojedrnemu procesorju Celeron (Haswell). Seveda ponavadi sprejemam številke uspešnosti prodajalcev z zrnom soli: prodajalci ne samo da izberejo merila uspešnosti, sploh ni jasno, da govorimo o enakih hitrostih takta ali o isti črpanju moči.

Medtem je AMD v čipih, namenjenih več strežnikom, več govoril o svojem Opteron A1100, znanem kot "Seattle", pri čemer je podjetje povedalo, da je trenutno vzorčenje in bi moralo biti na strežnikih na voljo konec tega leta. Ta čip ima osem 64-bitnih Cortex A57 CPU jeder; 4 MB predpomnilnika L2 in 8 MB predpomnilnika L3; dva pomnilniška kanala za do 128 GB pomnilnika DDR3 ali DDR4 s popravkom napak; veliko integriranega V / I (8 pasov vsakega PCIe Gen3 in 6Gbps SATA ter dva 10Gbps Ethernet vrata); Cortex A5 "sistemski krmilni procesor" za varen zagonski sistem; in pospeševalnikom za pospeševanje šifriranja in dešifriranja. Izdelana je na 28nm postopku GlobalFoundries. AMD še ni navedel podrobnosti o pogostosti, moči ali zmogljivosti čipa, vendar je pokazal osnovni diagram čipa. (nad)

Applied Micro že dolgo trdi, da ima na trgu prvi čip strežnika ARM, saj je njegov X-Gene 1 (znan kot Storm) vseboval 8 lastniških jeder ARMv8 2, 4 GHZ, štiri pomnilniške enote DDR3, PCIe Gen3 in 6Gbps SATA ter 10Gbps Ethernet. Ta je trenutno v proizvodnji na TSMC-jevem 40nm postopku, pravijo v podjetju.

V aplikaciji Hot Chips je Applied Micro predstavil svojo X-Gene 2 (Shadowcat) zasnovo, ki bo na voljo z osmimi ali 16 "izboljšanimi" jedri, ki delujejo pri hitrostih od 2, 4 do 2, 8 GHz, in doda RoCE (RDMA prek konvergiranega Etherneta) Kanalni adapter kot povezovalni element, zasnovan tako, da omogoča nizke zamude povezav med grozdi mikroserviserjev. Zasnovan je za uporabo v grozdih, z enim strežniškim stojalom, ki podpira do 680 niti in 50TB pomnilnika, vsi pa imajo en sam prostor za shranjevanje. V podjetju pravijo, da bo X-Gene 2 ponudil približno 60 odstotkov boljše celostne zmogljivosti, dvakrat večjo uspešnost v Memcacheju in približno 25 odstotkov boljšo strežbo Apache Web. Izdelana je na 28 nm postopku in je trenutno vzorčna.

Applied Micro pravi, da X-Gene 2 zapolnjuje vrzel med konkurenčnimi mikro strežniki (Cavium ThunderX, Intel Atom C2000 "Avoton" in AMD Opteron A1100 "Seattle") ter polnimi Xeon strežniki. Podalo je nekaj podrobnosti o naslednji generaciji, X-Gene 3 (Skylark), ki bo predvidoma začela vzorčenje prihodnje leto. Ta čip bo imel 16 ARMv8 jeder, ki delujejo do 3 GHz, izdelan pa bo s tehnologijo 16 nm FinFet.