Video: Intel 14nm Microarchitecture (November 2024)
Na Intelovem forumu za razvijalce prejšnji teden so številni Intelovi inženirji razkrili veliko več tehničnih podrobnosti o procesorju Core M, celotni Broadwell mikroarhitekturi in 14 nm procesu, na katerem temelji.
Glavni inženir in glavni arhitekt CPU Srinivas Chennupaty je pojasnil, da je Broadwell mikroarhitektura razširjena iz Haswell arhitekture, čeprav je Broadwell "klopa" v Intelovi "klopi" tock / tock "(kar pomeni, da gre predvsem za proces zmanjšanja na 14 nm). uporablja se v sedanjih 22nm izdelkih. Čeprav je večina predstavitev potekala na različici Core M z majhno porabo, namenjeno tabličnim računalnikom, 2-v-1-om in brezzvezdnim ultrabooksom, je opozoril, da mora ta arhitektura podpirati široko paleto izdelkov od tablic do strežnikov Xeon.
Na splošno je dejal, da je celotna arhitektura zasnovana za boljše dinamično upravljanje moči in toplotno upravljanje, z zmanjšanjem moči v prostem teku System-on-Chip (SoC) in povečanim dinamičnim delovnim območjem, ki mu omogoča, da deluje v širšem območju moči. Zato različica Core M, ki se zniža na skupno moč le 4, 5 W, deluje v ventilatorskih sistemih.
Del tega je posledica izboljšanega upravljanja z energijo znotraj samega jedra, na primer na način, kako se lahko prilagodi različnim stanjem moči, tako da lahko še vedno dobi "turbo povečanje", kadar je potrebno, brez pregrevanja procesorja in ima izboljšano popolnoma integrirano napetost regulator (FIVR), zasnovan tako, da spreminja napetost na način, ki nadzira največje povpraševanje in izboljša izboljšanje delovanja pri nizki moči. Ponuja tudi boljši nadzor nad celotno rešitvijo, vključno z ločenim vozliščem krmilnika platforme (PCH) ali čipsetom, tako da lahko PCH ugasne moč za povezane funkcije, kar omogoča povezavam, da preidejo v stanje nizke porabe za stvari, kot so pogoni SATA, PCI Express in USB. In ima aktivno upravljanje temperature kože, zato lahko čip sam spremlja njegovo temperaturo in temu primerno prilagodi porabo energije.
Sama mikroarhitektura lahko z enako frekvenco doseže večjo učinkovitost kot prejšnja generacija Haswella, zaradi funkcij, kot so večji razporejevalnik po naročilu, izboljšano napovedovanje naslovov in izboljšanje izračuna vektorskih in plavajočih točk.
Na splošno je dejal, medtem ko so se pri tej generaciji navodila z enim navojem v enem ciklu dvignila le malo, vse to pa še povečuje, da je zmogljivost enojnega navoja v zadnjih 7 letih z isto hitrostjo višja za 50%.
Druge spremembe vključujejo nova navodila za kriptografijo in varnost, boljše spremljanje in nekatere izboljšave razširitev pomnilnika transakcij (znano kot TSX ali Transactional Synchronization Extensions) in ukaze za virtualizacijo (VT-x), ki so bili v prejšnji generaciji.
Čipset PCH, ki spremlja Core M, je znan kot PCH-LP in se dejansko proizvaja v 22nm postopku. Zasnovana je bila tako, da se v prostem teku porabi približno 25% manj energije in zmanjša aktivna moč za približno 20%. Vključuje tudi izboljšave v shranjevanju zvoka in PCI Express.
Po njegovem mnenju spremembe na splošno omogočajo dvakratno zmanjšanje moči, kot bi pričakovali pri tradicionalnem merjenju procesov, skupaj z izboljšanimi navodili za posamezne niti na uro in vektorjem.
Podobne izboljšave so bile uporabljene tudi za grafiko, pravi tr. Glavni inženir in grafični arhitekt Aditya Sreenivas. Tudi tu so bili cilj izboljšave zmogljivosti / vata, kot so boljše dinamične moči in lastnosti puščanja, optimiziranje za delovanje nižje napetosti; in izboljšave mikroarhitekture za zmanjšanje dinamične moči. Opozoril je, da je zasnovano tako, da deluje tudi pri 6 in 10 vatih, kar morda nakazuje na nove različice, ki prihajajo.
Dejanska grafična arhitektura je videti podobna prejšnji različici, vendar se je različica GT2, ki se uporablja pri izvedbi Core M, povečala z 20 na 24 izvršilnih enot, ki so organizirane kot tri "podvrste", vsaka z 8 EU. (V drugem pogovoru je Intelov inženir, ki se osredotoča na arhitekturo računalništva, dal primere grafičnih različic z 12 in 48 EU, kar je predlagalo prihodnje različice.)
Pomembna razlika je, da ta različica podpira Direct X 11.2 in je pripravljena na DX12 ter podpira Open GL 4.3 in Open CL 2.0. To naj bi pomenilo, da bi skoraj vse igre in aplikacije tukaj morale delati z grafiko, čeprav ne nujno z enako hitrostjo, kot bi jo videli na diskretnem grafičnem čipu. Te spremembe pa bi lahko v nekaterih primerih povzročile 40-odstotno izboljšanje grafične učinkovitosti v primerjavi s prejšnjo serijo Haswell-Y.
Druga velika sprememba je podpora za skupni virtualni pomnilnik (SVM) v OpenCL, ki omogoča izračun tako CPU kot GPU komponent. Zdi se, da je to v bistvu enak koncept kot arhitektura heterogenih sistemov (HSA), ki ga je sprožil AMD in drugi.
Nova arhitektura ima tudi nekaj izboljšav v medijskih funkcijah, pravijo Intel Fellow in glavni medijski arhitekt Hong Jiang. Povedal je, da čip omogoča, da so stvari, kot sta Intel Quick Sync video in prekodiranje videa, "2x hitrejše" kot prejšnja različica, z izboljšano kakovostjo. Poleg tega ima zdaj podporo za dekodiranje VP8, pa tudi AVC, VC-1, MPEG2 in MVC za video; JPEG in Motion JPEG dekodiranje za videokonference in digitalno fotografijo; in GPU-pospešeno HEVC dekodiranje in kodiranje do 4K 30fps. Poleg tega, da bi omogočile 4K video, bi morale te spremembe omogočiti 25% daljšo predvajanje videoposnetkov v polni HD.
14nm Process Tech
Čeprav je Intel že pred časom podal veliko informacij o 14nm procesni tehnologiji, je Mark Bohr, Intel Senior Fellow, Logic Technology Development, prehodil nov postopek in delil več informacij.
"Vsaj za Intel se Mooreov zakon nadaljuje, " je dejal in pokazal diapozitiv, ki kaže, da Intel že leta letno meri 0, 7-kratno skaliranje tranzistorjev vsako generacijo in da to še vedno počne. (Če upoštevate obe dimenziji, bi dobili nov tranzistor, ki je bil približno 50% večji od prejšnje generacije, kar Mooreov zakon tehnično napoveduje.)
Govoril je o tem, kako je bila to Intelova druga generacija v tranzistorjih "Tri-Gate" po uvedbi 22 nm (Intel uporablja izraz "Tri-Gate" za pokrivanje tranzistorjev, kjer je kanal dvignjen nad podlago, kot plavut, in nadzor ovije na vse tri strani, strukturo, ki jo večina industrije imenuje tranzistorji "FinFET"). Opozoril je, da se je razdalja med plavuti med prehodom na nov postopek zmanjšala od 60 nm do 42nm; višina plavuti se je dejansko povečala s 34 nm na 42 nm. (Na zgornjem diapozitivu je "visoko-k dielektrik" rumene barve; elektroda s kovinskimi vrati v modri barvi z zasnovo visoke k / kovinske zapore, ki jo Intel uporablja že od 45nm vozlišča.)
Pri generaciji 14 nm je dejal, da je najmanjša kritična dimenzija širina plavuta Tri-vrata, ki je znašala približno 8 nm, medtem ko so se druge kritične dimenzije gibale od 10 nm do 42 nm (za razdaljo med središčem nagiba plavuti do središča naslednjega nagiba plavuti). Opozoril je, da so tranzistorji pogosto izdelani z več plavuti, zmanjšanje števila plavuti na tranzistorju pa ima za posledico izboljšano gostoto in manjšo kapacitivnost.
Po mnenju te generacije se je globina plavuta zmanjšala za.7x (z 60 na 42nm), zavoj za vrata za.87x (z 90 na 70 nm) in medsebojno povezovanje za.65x (z 80 na 52nm), kar je dalo skupno povprečje okoli zgodovinskega.7x povprečja. Drug način gledanja na to je, kot je dejal, pomnoževanje naklona vrat in kovinskih naklonov, tam pa je povedal, da je Intel pri 0, 53 za skaliranje logičnega območja, kar je dejal, da je boljše od običajnega. (Poleg tega me je zanimalo tudi to, da so na Borovih diapozitivih prikazali procesor Core M z 1, 9 milijarde tranzistorjev v svoji matrični velikosti 82 mm2 v primerjavi z 1, 3 milijarde uradnih diagramov; Intel PR je priznal napako in rekel 1, 3 milijarde pravilna slika.)
Ko je gledal stroške na tranzistor, se je Bohr strinjal, da se stroški na proizvedeni silicijevi rezini povečajo zaradi dodatnih korakov maskiranja - pri nekaterih slojih je zdaj potrebno dvojno in celo trojno vzorčenje. Vendar je dejal, da ker 14nm vozlišče dosega boljše od običajnega skaliranja območja, ohranja običajne stroške na zmanjšanje tranzistorja.
Dejansko je pokazal grafikone, ki kažejo, da Intel pričakuje, da se bodo taka znižanja nadaljevala tudi v prihodnje. In še naprej je trdil, da spremembe prav tako povzročajo manjše puščanje in večje zmogljivosti ter s tem izboljšanje zmogljivosti na vat, za katere je dejal, da se izboljšujejo pri 1, 6X na generacijo.
Opozoril je, da bi Intel pri prehodu iz Haswell-Y v Core M imel matrico, velikost 0, 51x od prejšnjega čipa, če bi bil nevtralen po lastnostih; Kot je dejal, Core M je z dodatnimi funkcijami zasnovan na 0, 63x.
Bohr je dejal, da je 14nm v obsežni proizvodnji v Oregonu in Arizoni, na Irskem pa naj bi se začela v začetku prihodnjega leta. Povedal je tudi, da je imel Intel dve različici tranzistorjev - visokonapetostne in ultra nizke puščanje - zdaj ima spekter funkcij, od velike moči do veliko nižjega konca z različnimi tranzistorji, medsebojno povezavo itd.
Veliko tega se zdi del Intelovega pritiska na livarski prostor, kjer izdeluje čipe za druga podjetja. Dejansko je Sunit Rikhi, generalni direktor livarske dejavnosti, predstavil Bohra in pozneje opravil svoj pogovor, v katerem je pokazal vse možnosti, ki jih Intel ponuja. (Čeprav ima Intel napredno tehnologijo, nima izkušenj z izdelavo čipov z majhno porabo, kot jih imajo konkurenti, kot sta TSMC in Samsung. Zato poudarja svojo vodilno vlogo pri proizvodnji 14 nm.)
Sledi 10 nm, pri čemer je Bohr dejal, da je zdaj v "polni razvojni fazi" in da je njegovo "dnevno delo" delalo na 7nm postopku.
Povedal je, da ga zelo zanima EUV (ekstremna ultravijolična litografija) zaradi njegovega potenciala pri izboljšanju skaliranja in poenostavitve pretoka procesov, vendar je dejal, da samo še ni pripravljen na področju zanesljivosti in izdelave. Dejal je, da niti 14 nm niti 10nm vozlišča ne uporabljajo te tehnologije, čeprav bi si to želel. Povedal je, da Intel na to "ne stavi" 7nm in lahko na tem vozlišču izdeluje čipe brez njega, čeprav je dejal, da bi bilo z EUV bolje in lažje.
Bohr je dejal, da bo premik k 450-milimetrskim rezinam, od 300-milimetrskega standarda, ki ga zdaj uporablja celotna industrija, pripomogel k zmanjšanju stroškov na tranzistorje. Vendar pa je po njegovem mnenju za razvoj celotnega nabora orodij in nove nove fabu veliko stalo in od tega bi bilo odvisno več velikih podjetij, ki bi sodelovale pri tem. Povedal je, da se industrija ni ravno dogovorila o pravem času za to, zato je nekaj let.
Na splošno je dejal, da še ni videl konca v skaliranju in opazil, da so Intelovi raziskovalci iskali različne rešitve v tranzistorjih, vzorčenju, medsebojnem povezovanju in pomnilniku. Povedal je, da je bilo v zadnjem času veliko zanimivih tehničnih prispevkov o stvareh, kot so naprave III-V (z uporabo različnih polprevodniških materialov) in T-FET (tunelski tranzistorji z efektom polja), "vedno pa je prišlo nekaj zanimivega".
