Vroči žetoni: strojno učenje je v središču pozornosti

Najbolj vroča tema računalništva v teh dneh je strojno učenje in to je vsekakor vidno na strani strojne opreme. V zadnjih tednih smo slišali veliko o novih čipih, zasnovanih za poglobljeno učenje, od Nvidijinih Tesla P100 in Drive PX 2 do Googlovih procesorskih enot Tensor do Intelovega Xeon Phi. Torej, ne preseneča, da smo na konferenci Hot Chips prejšnji teden slišali od številnih različnih podjetij z nekaj zelo različnimi pristopi k oblikovanju, prilagojenemu strojnemu učenju in obdelavi vida.

Morda največja novica je bilo, da je Nvidia razkrila več podrobnosti o svojem čipu Parker, ki je bil uporabljen v modulu Drive PX 2 za samovozeče avtomobile in namenjen poglobljenemu učenju avtonomnih strojev. Ta čip uporablja dva Denver CPU jedra, prilagojena ARM, štiri jedra ARM Cortex-A57 in 256, kar Nvidia imenuje jedra Pascal CUDA (grafike).

Nvidia je dejal, da je to prvi čip, zasnovan in ocenjen za avtomobilsko uporabo, s posebnimi odpornostnimi funkcijami, in spregovoril o njegovi hitrejši hitrosti in pomnilniku, pri čemer je poudaril, da jedro Denvera zagotavlja znatno izboljšanje zmogljivosti na vat. Med novimi funkcijami je tudi strojna podpora virtualizaciji z do 8 VMS, ki omogoča integracijo avtomobilskih funkcij, ki se običajno izvajajo na ločenih računalnikih. Na splošno je podjetje povedalo, da ima model Drive PX 2 dva od teh Parkerjevih čipov in dva diskretna GPU-ja s skupno zmogljivostjo 8 teraflopov (dvojna natančnost) ali 24 operacij globokega učenja (8-bitna ali polovična natančnost.) Družba je vključila primerjalne vrednosti, ki so jo primerjale s trenutno mobilno obdelavo z uporabo SpecInt_2000, sorazmerno starega merila. Toda zmogljivost je videti impresivna, Volvo pa je pred kratkim izjavil, da jo bo uporabljal za testiranje avtonomnih vozil od prihodnjega leta.

Seveda obstaja še veliko drugih pristopov.

Kitajski zagonski DeePhi je razpravljal o platformi, ki temelji na FPGA za nevronske mreže, z dvema različnima arhitekturama, odvisno od vrste omrežja. Aristotel je zasnovan za razmeroma majhne konvolucijske nevronske mreže in temelji na Xilinx Zynq 7000, medtem ko je Descartes zasnovan za večja ponavljajoča se nevronska omrežja z uporabo dolgoročnega spomina (RNN-LSTM), ki temelji na Kintex Ultrascale FPGA. DeePhi trdi, da njegov prevajalnik in arhitektura skrajšata čas razvoja v primerjavi z večino uporab FPGA in tudi, da lahko uporaba FPGA prinese boljše zmogljivosti kot Nvidijine rešitve Tegra K1 in K40.

Drugi pristop je uporaba digitalnega procesorja signalov ali DSP, ki ponavadi zelo hitro opravi določeno funkcijo ali majhen nabor funkcij in porabi zelo malo energije. Pogosto so ti vgrajeni v druge, bolj zapletene čipe za pospešitev nekaterih funkcij, kot je obdelava vida. Številna podjetja, vključno z Movidiusom, CEVA in Cadence, so svoje rešitve delila na Hot Chips.

Movidius je pokazal svojo rešitev na osnovi DSP, znano kot enota za obdelavo vida Myriad 2, in jo imel na ogled v brezpilotnem letalu DJI Phantom 4. Pokazalo se je tudi, kako Myriad 2 presega GPU-je in globoko nevronsko omrežje GoogLeNet, ki so jih uporabili v natečaju ImageNet 2014.

CEVA je promovirala svoj CSPA-XM4 Vision DSP, posebej uglašen za obdelavo vida in namenjen avtomobilskemu trgu, skupaj s svojo platformo CEVA Deep Neural Network 2, za katero je dejal, da lahko sprejme vse, kar je napisano za okvire Caffe ali TensorFlow, in jo optimizira za delovanje. na svojem DSP. Novi procesor bi moral biti v SoC-ju prihodnje leto.

Medtem je Cadence, zaradi katerega so vidni procesorji družine Tensilica (ki jih je mogoče vgraditi v druge izdelke), razpravljal o svoji najnovejši različici Vision P6, ki je dodala nove funkcije, kot so vektorska podpora s plavajočo vejico in druge funkcije za konvolucijsko nevronsko omrežje. Prvi izdelki bodo kmalu zunaj.

Microsoft je spregovoril o podrobnostih strojne opreme za svoje slušalke HoloLens, češ da je uporabil 14nm Intel Atom Cherry Trail procesor z operacijskim sistemom Windows 10 in prilagojeno vozlišče senzorjev za holografsko procesno enoto (HPU 1.0), ki ga je TSMC izdelal v 28nm postopku. To vključuje 24 jeder DSP Tensilica.

Zlasti me je vzel eden od diapozitivov Cadence, ki je pokazal razlike v prepustnosti in učinkovitosti GPU-jev, FPGA-jev in različnih vrst DSP-jev v smislu operacij z množenjem dodajanja, enega ključnih gradnikov nevronskih omrežij. Medtem ko je bil očitno sam sebi koristen (kot vse predstavitve prodajalcev), je vendarle poudaril, kako se različne tehnike razlikujejo glede na hitrost in učinkovitost (zmogljivost na vat), da ne omenjam stroškov in enostavnosti programiranja. Tu je veliko rešitev za različne pristope in zanimivo bo videti, kako se bo to otreslo v naslednjih nekaj letih.