Izdelava čipov nad 14 nm

Ena največjih stvari na tokratni mednarodni konferenci o trdnih tokokrogih (ISSCC) je bila razprava o tem, kako bo industrija ustvarila procesorje pri 10 nm in manj in ali bo to stroškovno učinkovito.

Nadrejeni strokovni sodelavec, Mark Bohr, je zelo dobro zagovoril na senatu, kjer je ponovil Intelovo prepričanje, da se Mooreov zakon - koncept, da se gostota čipov lahko podvoji v vsaki naslednji generaciji - nadaljuje. Kot je že povedal Intel, je Bohr dejal, da verjame, da lahko izdeluje čipe pri 10 nm in celo 7 nm z uporabo obstoječih litografskih orodij, čeprav bi zagotovo želel imeti ekstremna ultravijolična (EUV) litografska orodja pripravljena za 7nm.

Njegov velik pomen je bil, da je za stalno skaliranje vedno treba nove inovacije v procesih in oblikovanju (na primer uvedba bakrenih povezav, napetega silicija, kovinskih vrat z visoko K / kovino in tehnologije FinFET) ter da bodo potrebne nadaljnje inovacije za nadaljevanje skaliranje na 10 in 7 nm in manj. Vendar ni povedal nobenih novih podrobnosti o tem, kakšne spremembe bo proces, materiali ali strukture uporablja Intel na novih vozliščih.

V nasprotju z nekaterimi objavljenimi poročili Bohr dejansko ni potrdil, da bo Intel leta 2016 dobavljal 10nm dele (glede na to, da je Intel konec leta 2014 svoje prve 14nm čipe odposlal, bo naslednje leto 10nm ustrezalo tipični dvoletni hitrosti postopka vozlišča; ko sem izvršnega direktorja Intela Briana Krzanicha vprašal, ali se bo dvoletna kadenca nadaljevala, je rekel, da Intel verjame, da bi lahko.) Intelov 14nm proces se je pognal počasneje, kot je bilo pričakovano, in medtem ko je Bohr dejal, da njegova 10nm pilotna linija kaže 50-odstotno izboljšanje prepustnost v primerjavi s tistim, kjer je bil 14nm na istem mestu svojega napredka, se podjetje ne želi trdno zavezati.

Bohr je bil jasen, da pričakuje, da se ne bo le še naprej povečevalno razrezal, ampak da bodo stroški izdelave vsake rezine še naprej naraščali, vendar bo naraščajoča gostota tranzistorjev dovolj, da bo Intelova proizvodna cena na tranzistorju še naprej dovolj upadala, da bo vredno nadaljevanja skaliranja. To je povedal že prej, vendar je v nasprotju z nekaterimi drugimi podjetji, ki so bila bolj skeptična.

Izpostavil je, da zgodovina oblikovanja čipov vključuje vse več integracije, pri čemer sodobni modeli System-on-Chip (SoC) zdaj vključujejo stvari, kot so različne ravni moči, analogne komponente in visokonapetostni vhodno-izhodni sistemi. Prihodnost se lahko posoji za 2, 5D čipe (kjer so ločeni matričniki povezani z notranjim vodilom v paketu) ali celo 3D-čipe (kjer prek silicijevih viasov ali TSV-jev povezujejo več matric čipov.) Povedal je, da bodo takšni sistemi dobri za sistem integracija, vendar slaba za nizke stroške.

Bohr je dejal, da 3D čipi s TSV-ji v resnici ne delujejo za visokozmogljive CPU-je, ker ne morete dobiti zadostne gostote TSV ali se spopadati s toplotnimi težavami in da tudi na mobilnih SoC-jih, kjer je tehnično bolj izvedljivo, ni resnično uporabljen še, ker dodaja preveč stroškov.

Drugi prodajalci so imeli drugačno perspektivo, kot lahko pričakujete.

Kinam Kim, predsednik Samsung Electronics, je poudaril, da se gostota - število tranzistorjev na čip površino - še naprej povečuje.

Vendar je tudi opozoril, da se približujemo teoretični meji pri 1, 5 nm in da je s EUV v kombinaciji s štirisobnim vzorčnim tiskanjem teoretično mogoče doseči 3, 25 nm. Vendar je pričakoval, da bo industrija prišla do novih orodij, struktur in materialov.

Na primer, predlagal je, da bi Samsung svojo logično proizvodnjo premaknil iz FinFET-ov (ki jih je Intel začel proizvajati pred nekaj leti, Samsung pa je pravkar začel dobavljati) na vrata naokoli in stike Nanowire okoli 7 nm, ki jim sledijo tuneli FET-ji. V tem trenutku podjetje razmišlja tudi o novih materialih. Opozoril je, da DRAM in NAND tehnologija že vključuje številne nove funkcije, vključno s 3D izdelavo.

Medtem ko vodilna livarna TSMC ni predstavila posebne tehnologije, pa tudi dela na novih materialih in strukturah, saj bere razvoj svojih 16nm proizvodnjo v letošnjem letu in prihodnjih vozlišč.

Zanimalo me je predvsem nekoliko drugačno stališče o tem, kam je industrija usmerjena, Sehat Sutardja, izvršni direktor Marvell Technology Group.

Pritožil se je, da so stroški za ustvarjanje "maske" (predloga za ustvarjanje čipa) več kot podvojili vsako generacijo in da bi lahko po trenutnih stopnjah do leta 2018 dosegli do 10 milijonov dolarjev. Zaradi teh stroškov maska ​​oz. Raziskave in razvoj, je dejal, je oblikovanje SoC na trenutni tehnologiji FinFET smiselno le, če bo skupna življenjska doba čipa zelo velika - 25 milijonov enot ali več. Kljub temu je trg tako razdrobljen, da ima večina podjetij dovolj velik obseg.

Sutardja je dejal, da imajo trenutni mobilni SoC "preveč integracije za naše dobro", pri čemer je opozoril, koliko funkcij je vgrajenih v mobilni čip (na primer Southbridge za V / I povezave, možnosti povezovanja za Wi-Fi in Bluetooth, in modem) še vedno nista integrirana v namizne in prenosne procesorje.

Namesto tega je predlagal premik industrije k temu, kar je poimenoval MoChi (za modularni čip), ki bo vključeval Lego podoben koncept povezovanja posameznih komponent v "virtualni SoC." Po njegovem mnenju bo to omogočilo ločitev računske in neračunalniške funkcije, pri čemer bodo funkcije CPU in GPU, proizvedene na najbolj naprednih vozliščih, in druge funkcije na različnih, cenejših vozliščih. Te komponente bodo povezane preko medsebojnega povezovanja, ki bo podaljšek AXI vodila. Zanimiva je ideja, zlasti za manjše prodajalce, čeprav bo veliko podjetij verjetno moralo priti na krov, da bo to izvedljivo merilo.

Priti do novejših in boljših čipov še nikoli ni bilo enostavno, vendar se zdi zdaj težje kot doslej in zagotovo dražje. Rezultat bi lahko bil manj konkurentov in daljši čas med vozlišči, vendar se še vedno zdi, da se bo skaliranje čipov nadaljevalo.