Intel vidi pot za razširitev Mooreovega zakona na 7 nm

Medtem ko je Intel zelo malo podrobno opisal svoje prihodnje proizvodne načrte, je prejšnji teden na sestanku za vlagatelje ponovno poudaril, kako pomemben je Mooreov zakon, izjavo soustanovitelja Gordona Moora, da se bo gostota čipov podvojila vsaki dve leti. Podjetje je govorilo o tem, kako je njegov 14nm proizvodni proces, ki se zdaj uporablja za svoj Core M in prihodnje širše linije Broadwell, pokazal vrednotenje celotne generacije in dejal, da pričakuje podobno merjenje od svojih prihodnjih 10 in 7 nm vozlišč, kljub povečanju kapitalskih izdatkov, potrebnih pri vsako vozlišče.

Generalni direktor Brian Krzanich je srečanje začel s pogovorom o tem, kako bo Mooreov zakon prihodnje leto dosegel 50. obletnico in dejal, da ostaja eden ključnih strateških imperativ podjetja. "Naša naloga je, da to traja čim dlje, " je dejal.

Toda največkrat je padel Bill Holt (zgoraj), generalni direktor tehnološke in upravljavske skupine, da razloži, kako bo podjetje prišlo tja.

Holt je opozoril na težave, ki jih je imel Intel pri razvoju 14nm tehnologije, in ugotovil, da je bilo potrebnih več kot 2, 5 leta, da je bil 14nm proces dober, namesto običajne dvoletne kadence. Trenutno 14nm donos še vedno ni tako dober, kot ga družba dobiva pri 22nm, vendar je "v zdravem razponu" in se začne zbliževati s prejšnjim postopkom, za katerega je dejal, da je Intelov najvišji donosni proces doslej. Kot je dejal, so stroški izdelave teh delov v četrtem četrtletju nekoliko višji, kar bo vplivalo na marže v začetku prihodnjega leta, pričakoval pa je, da se bo to spremenilo pozneje leta 2015. "Resnično znižanje stroškov ostaja možno v kapitalsko intenzivnem okolju, "Je rekel Holt.

Po nekaj predstavitvah, ki sem jih pred nekaj meseci videl na forumu za razvijalce Intel, je Holt razložil, zakaj je 14nm vozlišče resnično skrčeno, čeprav se je strinjal, da je 14nm nomenklatura v bistvu nesmiselna. "Nič od tega ni 14, " je dejal.

Toda v primerjavi s svojim 22nm Haswell predhodnikom se je višina med plavuti v FinFET zasnovi zmanjšala na 0, 70 x (kar je poudaril, da je bil cilj, saj bi 30-odstotno zmanjšanje v vsaki dimenziji povzročilo popolno prepolovitev površine umrl, ob predpostavki, da ima enako število tranzistorjev), vendar se je nagib vrat zmanjšal le na 0, 78x. Toda, je opozoril, je nagib medsebojnih povezav presegel kot običajno na 0, 65x (od 80nm do 52 nm), kombinacija pa naredi čip skoraj za 50 odstotkov manjši (vse ostale stvari so enake). Opozoril je, da se to razlikuje v različnih delih čipa, SRAM-u se lahko poveča za 0, 54x, vendar medsebojno povezovanje in grafika kažeta več velikosti.

Za to delo je Intel ustvaril tranzistorje iz manjših, tesnejših in daljših plavuti, da bi ustvaril tranzistorje. Z drugimi besedami, plavuti niso le tesneje povezani, zdaj so tudi daljši.

Druge spremembe v tej različici vključujejo Intelovo prvo uporabo "namernih" zračnih vrzeli med komponentami, kar omogoča boljše medsebojno povezovanje.

Če je primerjal 14nm Broadwell čip z 22nm različico Haswell, je Holt dejal, da ima novi čip 35 odstotkov več tranzistorjev - 1, 3 milijarde -, vendar je 37 odstotkov manjši, zato kaže 2, 2-kratno gostoto tranzistorjev z dodatnimi tranzistorji, ki gredo v smeri izboljšanih stvari grafična zmogljivost.

Po njegovem mnenju morate za zmanjšanje stroškov "dejansko dobiti velikost" - področje, kjer je Holt dejal, da verjame, da je Intel pred konkurenco, kot sta Samsung in Taiwan Semiconductor Manufacturing Corp. (TSMC). Povedal je, da stroški na tranzistor še vedno upadajo in so celo nekoliko pod zgodovinsko linijo trendov pri 14 nm, in napovedal, da bo še naprej pod črto pri 10 nm in pri 7 nm. In, kot je dejal, nova vozlišča ne bodo prinesla samo stroškov, temveč tudi izboljšave delovanja. Vsaj prek 7nm je dejal: "Še naprej lahko izpolnjujemo obljube Mooreovega zakona."

V drugi predstavitvi je glavna finančna direktorica Stacy Smith pojasnila visoke stroške pristanka do vsakega novega vozlišča in prikazala relativne kapitalske izdatke, potrebne za izdelavo vsakega vozlišča. Dejal je, da je vse težje in bolj kapitalsko intenzivno.

Opozoril je, da so se stroški, ki se začnejo pri 22 nm, začeli pri 22nm, ker je potrebno večkratno vzorčenje (potreba po večkratni uporabi litografije na določenih plasteh matrice), vendar je dejal, da se je število vafer začelo zmanjševati od 32nm vozlišča, ker je tehtana povprečna velikost matrice zdaj manjša. Na splošno je 14nm vozlišče približno 30 odstotkov bolj intenzivno kot prejšnja generacija, osnovni čip pa je za 37 odstotkov manjši.

Skupno bo Intel v letu 2014 porabil približno 11 milijard dolarjev kapitalskih odhodkov, načrtovali pa bomo, da bodo v letu 2015 namenili približno 10, 5 milijarde dolarjev. Približno 7, 3 milijarde ameriških odhodkov za leto 2014 je namenjenih gradnji proizvodnih zmogljivosti, ostalo pa za raziskave in razvoj za prihodnja vozlišča in za razvoj 450 mm rezin in tipičnih stroškov podjetja, kot so poslovne stavbe in računalniki.

Stroški so toliki, da so deloma zato na svetu samo štiri podjetja, ki ustvarjajo vrhunsko proizvodnjo logike: Intel, Global Foundries, Samsung in TSMC.

V vprašanjih po svojih predstavitvah so voditelji Intela pazili, da ne bi dali preveč informacij. Na vprašanje o stroških in možnosti prehoda na litografijo EUV je Holt dejal, da je bila shema stroškov "namerno dvoumna", saj ne ve, kako daleč bi bili naslednji vozlišči stroški na tranzistorski liniji. Dejal je, da verjame, da lahko pridejo pod črto brez EUV, "vendar tega ne želim."

Krzanich je dejal, da podjetje meni, da je industriji preveč sporočalo o svojih namenih glede svojih 14nm načrtov, zato bomo "malo bolj preudarni pri objavljanju informacij" o novih proizvodnih vozliščih. Ne bo se zavezal, da bo podjetje poznalo Tick / Tock kadenco, da bo naslednje leto izdal novo procesno vozlišče in novo arhitekturo, čeprav je Smith dejal, da podjetje pričakuje, da bo na "dokaj običajni kadenci" in "bo govoril o 10 nm v naslednjih 12 ali 18 mesecih, če je to primerno."

3D NAND in pot do 10TB SSD-jev

Na drugem tehnološkem področju je Rob Crooke, generalni direktor Intelove skupine za nehlapne pomnilniške rešitve (zgoraj), razpravljal o novi 3D tehnologiji pri izdelavi bliskovnih čipov NAND, ki se uporabljajo na SSD diskih in podobnih napravah. Predlagal je, da so trdne naprave "šele na začetku krivulje sprejetja", in dejal, da želijo podatki biti bližje procesorju, saj jih ekonomičnost le loči.

Omenil je, da je Intel svoj prvi SSD - 12 megabajtni model - izdelal že leta 1992 in dejal, da je današnja tehnologija danes 200.000-krat bolj gosta. Intelova trenutna tehnologija - razvita v skupnem podjetju z Micronom - je ustvarila 256 gigabitni NAND pomnilniški čip s pomočjo 3D tehnologije. V tej tehnologiji se pomnilnik hrani v kockah tranzistorjev namesto tradicionalne zasnove "šahovnice" in vključuje 32 plasti materiala s približno 4 milijardami lukenj za shranjevanje bitov. Kot je dejal, lahko ustvarite 1 terabajt prostora za shranjevanje v približno 2 mm in več kot 10 TB v običajnem faktorju SSD.

Poleg majhnosti je Crooke dejal, da so SSD-ji ponujali ogromne izboljšave delovanja, češ da 4 centimetrov pomnilnika NAND lahko prinesejo 11 milijonov IOPS (vhodno / izhodne operacije na sekundo), kar bi sicer zahtevalo 500 čevljev običajnega pomnilnika trdega diska. (Opozoril je, da čeprav trdi diski še vedno postanejo bolj gosto, v resnici niso hitro pridobili.)